Xilinx ISE Design Suite v10.1-CRSiSO 英文正式版(電子設計套件)(dvd9 售250元) 軟體簡介: XilinxISEDesignSuitev10.1-CRSiSO英文正式版(電子設計套件) 語言：英語 網址：http://www.xilinx.com/products/design_resources/design_tool/index.htm 類別：電子設計套件 ISE設計套件10.1簡介 ISE設計套件10.1提供了一個用於邏輯、嵌入式和/或DSP設計的集成環境。 ISE?設計套件10.1是Xilinx推出的業內領先設計工具的最新版本，提供了完美的設計性能和 生產率組合。無論您的設計是需要靈活的嵌入式處理解決方案、DSP開發專用流程，還是最佳的高 性能邏輯，ISE設計套件10.1均能幫您迅速實現設計目標。 ISE設計套件整合了Xilinx的嵌入式、DSP和邏輯設計的設計工具。它包含： ISE?Foundation?軟體 ISE?WebPACK?軟體（免費下載） 帶有ISE模擬器的ISEFoundation軟體 PlatformStudio和嵌入式開發套件（EDK） PlanAhead?設計和分析工具與PlanAheadLite ChipScope?Pro工具 ChipScopePro串列I/O工具套件 SystemGeneratorforDSP AccelDSP?綜合工具 QUOTE: 目前，FPGA設計已經與固定架構晶片的設計變得同樣複雜，門數量的增加和生產工藝的進步使得FPGA 走到技術的前沿。FPGA已經不再僅僅做為設計原型平臺，今天的數百萬門的FPGA器件採用先進的45nm 工藝生產，價位也具有相當的競爭力，完全能夠支援高性能大批量產品的設計。考慮到傳統的高度靈 活性和可編程優點，以及設計方便性，FPGA在許多情況上已經成為最佳的選擇，可廣泛用於電腦、通 信、消費和汽車市場中眾多要求苛刻且成本敏感的應用。因此FPGA設計工具環境必須跟上相應器件的 發展。 ISEDesignSuite10.1—UltimateProductivity TheISEDesignSuitedeliverstheoptimalsolutionforyourLogic,Embedded,andDSPdesign. Logicdesign-Deliveringoptimaltimingclosureforhigherperformance,lowerpowerdesigns Embeddedsystems–Designwizardsaccelerateprocessingdevelopmentandtime-to-market DSPdesign-FlowsandIPtailoredforalgorithm,system,andhardwaredevelopers 隨著FPGA設計複雜性不斷增加，並且先進的生產工藝不斷引入新的設計實現挑戰，設計人員希望設計工具 解決方案能夠同時提高更好的工具性能、更高的效率和更豐富的功能。其中最關心的問題是設計工具吞吐 能力（即更快的運行時間）、易用性和生產力。只有這樣才能更快實現時序收斂和設計反復。設計人員還 需要高級功能來解決時序和低功率等問題。 同時，設計領域也在不同融合，因此設計團隊需要滿足所有設計實現選擇的綜合解決方案。通過一個集成 環境完成邏輯、嵌入式和DSP應用設計可以提高生產力，並通過片上系統（SoC）FPGA促進真正的系統級設計。 賽靈思創新性地為其屢獲殊榮的被廣泛採用的ISER工具套件推出了新版本，從而再次為設計解決方案確立 了新標準，並為其最新的高性能VirtexR-5和低成本SpartanR-3FPGA提供了更強大的支援。通過新推出的ISE DesignSuite10.1，賽靈思正面解決了採用高級FPGA進行設計的設計師所面對的最嚴峻挑戰，並且第一次提 供了一個統一了邏輯、嵌入式和DSP應用設計人員需要的解決方案。 在過去幾年時間裏，ISE一直被獨立用戶調查評為業界最佳解決方案。基於其始終如一的領導地位，賽靈思現 在新提供了一個覆蓋從前端到後端整個設計流程的全功能增強設計環境，能夠為複雜FPGA設計提供高性能、高 生產力和關鍵特性。ISEDesignSuite10.1為設計流程的每一步都提供了直觀的生產力增強工具，覆蓋從系 統級設計探索、軟體發展和基於HDL硬體設計，直到驗證、調試和PCB設計集成的全部設計流程。 速度為王 工程師對更高性能的追求是永遠都不會滿足的，特別是現在的設計規模越來越大，並且越來越複雜。ISEDesign Suite10.1版極大加快了設計實現速度，運行速度平均快兩倍。因此設計人員可以在一天時間裏完成多次設計反 復。這一增強設計環境現在還提供了SmartXplorer技術。SmartXplorer技術專門為解決設計人員所面臨的時序收 斂和生產力這兩大艱巨挑戰而開發。SmartXplorer技術支援在多台Linux主機上進行分散式處理，可在一天時間 裏完成更多次實施過程。通過利用分散式處理和多種實施策略，性能可以提升多達38%。SmartXplorer技術同時 還提供了一些工具，允許用戶利用獨立的時序報告監控每個運行實例。 PlanAheadLite和基於策略的實施方法提供終極生產力支援 設計工具僅僅是運行速度飛快並不夠，設計人員還需要更高效的方法和特性來大幅提高生產力。 ISEDesignSuite10.1可與賽靈思公司屢獲殊榮的PlanAhead?設計分析工具所提供的強大功能配合使用。 PlanAhead?設計分析工具提供的佈局規劃和分析功能可極大縮短設計時間。PlanAhead能夠提高綜合和佈局佈線之 間的流程效率。利用視覺化關鍵路徑和佈局規模視圖，設計人員可以提高性能。這樣可以大大減少設計反復的次數， 並縮短設計反復的時間。這一方法允許設計人員將較大規模的設計分割為更小更易於處理的模組，並集中精力優化 每一模組，從而提高整個設計的性能和品質。 ISERFoundation?中的PlanAheadLite工具為用戶提供了全功能PlanAhead設計和分析工具所擁有的強大佈局規劃和 分析功能的一個子集。免費提供的PlanAheadLite採用了革命性的PinAhead技術。這一直觀的解決方案旨在簡化管 理目標FPGA和PCB之間介面的複雜性。PinAhead技術支援在設計較早階段智慧實現引腳定義，從而避免了通常在設計 後期發生的與引腳佈局相關的修改。這種修改過去通常必須通過互動式引腳佈局才能完成設計規模檢查。在PinAhead 工具中，引腳分配完成後，還可以使用逗號分割值（CSV）檔或通過VHDL或Verilog頭檔輸出I/O埠資訊。 ISEDesignSuite10.1的推出還進一步簡化了確定最優實現設置的過程。現在設計人員還可規定和設置自己獨特的設 計目標，可以是性能最大、優化器件利用、降低動態功耗、或者是實施時間最短。例如，通過指定“areareduction” （減小面積）做為主要目標，設計人員平均可以獲得10%的邏輯利用率。 針對深亞微米時代的功率分析和優化 業界研究表明，滿足功率預算是FPGA設計人員面臨的一項越來越大的挑戰，特別是工藝幾何尺寸的不斷縮小進一步加 劇了這一問題。ISEDesignSuite10.1為用戶提供了在設計過程中儘早分析功率要求的功能，同時還可以在設計過 程中優化動態功率。 第二代XPower功率分析工具提供了改善的用戶介面，按照模組、結構層次、電源軌和使用的資源分析功率更為容易， 因此進一步增強了功率估算功能。資訊可以文本和HTML報告格式給出。與其他邏輯供應商提供的靜態估算網頁相比， 這是一項巨大進步，同時在提供準確的功耗資訊方面是一個飛躍。 ISEDesignSuite10.1提供了便捷全面的功率優化功能。利用集成的“功率優化設計目標”功能，用戶可以簡單地一步 完成功率優化流程。通過映射和佈局佈線演算法的改進，對於採用65nmVirtexR-5器件和Spartan?-3GenerationFPGA 的設計動態功率平均可降低10%和12%。 簡化系統設計 由於當今的複雜SoC包含完成不同功能的多個子系統，因此設計環境必須能夠和諧地支援多種設計實現技術。ISEDesign Suite10.1在設計構建方面提供了更大的靈活性，支持在設計中更廣泛地採用嵌入式和DSP子系統。這一統一了邏輯、嵌 入式和DSP設計功能的新版本為實現不同器件的組合提供了方便。其統一互操作性能力允許用戶在ISEProjectNavigator 內方便地添加SystemGenerator模組。EDK和SystemGeneratorforDSP技術之間不同工具的集成得到進一步增強，從 而能夠為同時涉及嵌入式和信號處理的更複雜FPGASoC設計提供支援。 ISEDesignSuite10.1配置 賽靈思ISEDesignSuite10.1版軟體提供了一個可定制的環境，可以通過定制來適合設計人員的特殊需要： ISEFoundation是業界最全面的可編程邏輯設計環境。ISEFoundation支援所有賽靈思領先CPLD和FPGA產品系列，並且提 供了完成任何邏輯設計所需要的一切，即可以獨立運行，也可以與第三方EDA設計工具緊密集成。ISEFoundation免費提 供了ISESimulatorLite版本，並且提供了升級到ISESimulator全功能版本的選擇。ISEFoundation支援MicrosoftWindows 和Linux環境。 ISEWebPACK可從賽靈思網站免費下載。ISEWebPACK?為完成採用賽靈思CPLD和低密度FPGA的可編程邏輯設計提供了所需 要的一切，並且包含業界領先的ISEFoundation工具中的同樣工具。ISEWebPACK支援MicrosoftWindows和Linux環境。 SystemGeneratorforDSP–SystemGeneratorforDSP套件為採用賽靈思FPGA的高性能DSP系統提供了完整的設計環境。通 過Simulink和MATLAB系統建模和自動代碼生成的無縫集成，高級抽象可自動編譯到高度並行的系統中，並且不會帶來任何 性能損失。SystemGenerator是XilinxXtremeDSP解決方案的重要部分。XtremeDSP解決方案提供了先進的晶片技術、設計 工具、IP內核、開發套件以及專用設計和教育培訓服務。 AccelDSPSynthesisTool-AccelDSP?綜合工具可直接從浮點MATLABRM-檔自動生成可綜合的RTL模型。利用AccelDSP綜合 工具，以MATLAB語言編寫的演算法可驅動整個設計和驗證流程。從浮點定義到門級實現的所有主要步驟都可從MATLAB源語句 生成，並且可通過直觀的用戶介面控制。 XilinxPlatformStudio(XPS)–對於適配到XilinxFPGA的採用PowerPC硬處理器核和XilinxMicroBlaze軟處理器 核的嵌入式子系統，XilinxPlatformStudio套件可以完成設計的簡化、抽象和加速。XPS套件與計算IP庫、軟盤機動、文 檔、參考設計和MicroBlaze軟處理器IP內核共同構成賽靈思嵌入式開發套件（EDK）的一部分。 PlanAhead設計和分析工具-通過採用過去ASIC設計人員常用的分層佈局規劃技術來提高綜合和佈局佈線等設計步驟的效率， PlanAhead工具支持FPGA設計人員取得更優異的結果。這一方法可大大減少設計反復次數和縮短反復時間，並且平均可將設計 性能再提高15%。PlanAhead用戶可快速通過“whatif”假設分析來儘早確定並排除潛在問題，同時將關鍵路徑和模組分組並通 過連接分析和利用率控制來提高布通率。 ChipScopePro調試和驗證–ChipScope?Pro分析工具支持對FPGA設計進行片上即時驗證和調試，器件此時仍然與整個系統互 動。與傳統調試方法相比，可以使驗證週期縮短50%。ChipScopePro還可以直接與Agilent邏輯分析儀配合使用，實現更深的 FPGA信號分析。 ISESimulator-ISESimulator提供了與ISE環境集成的完整的全功能HDL仿真工具。ISESimulator有兩個版本。ISESimulator Lite隨所有版本ISE免費提供，為HDL源代碼不超過1萬行的CPLD和低密度FPGA設計提供了一個理想的解決方案。ISESimulator 完全版支援所有設計密度，可做為ISEFoudation的低成本附加模組提供。 ModelSimXilinxEditionIII–ModelSimXEIII是完整的PC硬體描述語言（HDL）仿真和調試環境，支持設計人員完成HDL源 代碼、功率以及時序模型的驗證。MXEIII提供了100%和VHDL和Verilog語言覆蓋，提供了源代碼察看器/編輯器、波形察看 器、設計結構流覽器、列表視窗以及其他功能來提高生產力。